سنتز مدارهای الکترونیکی آنالوگ با استفاده از verilog-ams

در این پروژه هدف بررسی و ارائه روشی برای خودکار سازی طراحی مدارات آنالوگ می باشد. خودکار کردن فرآیند طراحی در حوزه آنالوگ هدفی قدیمی و پرسابقه است که در طی 20 سال گذشته و بعد از ورود کامپیوتر به حوزه طراحی مدارات الکترونیک تلاش های زیادی در این زمینه صورت گرفته است. برای نیل به این هدف روش های گوناگونی ارائه شده است که در این تحقیق، این روش ها مورد نقد و بررسی قرار گرفته و در نهایت روشی الگوریتمیک بر پایه محاسبات دستی ارائه شده است. در مسیر آنالیز مدارات از مدل های ekv و bsim در کنار هم استفاده شده است. این روش بر روی دو معماری متداول تقویت کننده های عملیاتی، که از مهم ترین زیر سیستم ها در مدارات آنالوگ محسوب می شوند، یعنی تقویت کننده دو طبقه miller و معماری folded-cascode پیاده شده است. برای این منظور ابزاری بر پایه c++ ارائه شده که کاربر توصیف رفتار تقویت کننده عملیاتی مورد نظر را در قالب verilog-ams به این ابزار ارئه می کند و مدار مورد نظر را در قالب یک فایل استاندارد hspice دریافت می کند. زبان توصیف سخت افزار از روش هایی است که در مدارات دیجیتال مورد توجه بسیار واقع شده است. طی سالیان گذشته ایده استفاده از زبان توصیف سخت افزار به سیستم های آنالوگ هم کشیده شده است و غایت کاربرد این ایده را می توان در سنتز مبتنی بر توصیف آنالوگ دید، که در این پروژه به آن پرداخته شده است.